


# Paměťová hierarchie

Pr: Intel Core i7




účelová cache ~ 64 B (blok)

cache (vádič) strategie nahrazování (LRU)


mapování (aliasing):

1) plně asociativní - každý blok může být v každé vádci



(4 GB adresovatelný prostor)

2) přímo mapování - každý blok může být jen v jedné vádci




cache 32 kB => 512 vádků

(žádání strategie)

3) možná mapování - každý blok může být jen v obě možných vádkách




(2. možná cache)



## Modely p. hierarchii

### 1) model etken' paneŭi (I/O - model)

- Alg. (CPU) v'idi p'enos mezi vnitřn' a vnějšn' paneŭi.




Def: Alg. ma' I/O složitost  $f(n, D, M)$  pokud zpracovává B, M vstup vel. n  
vykona' vnějšn'  $f(n, B, M)$  I/O operací.

Pozn: typicky, #zápisů =  $O(\#člč)$  (pokud |výstup| =  $O(|vstup|)$ )

### 2) cache-aware model

- Alg. zná B, M ale neví p'enos mezi cache a paneŭí (uzná strategii v'adí)



### 3) cache-oblivious model

- Alg. nezná B, M (předpoklad  $M = \Omega(B^2)$  ... "štíhlá" cache)

$\Rightarrow$  větší režim, dobrí na hierarchické cache

## Předpoklady (pro cache modely)

→ zná dopředu postupnost čísel  
a zp. bloků

1) řadič má optimální strategii (offline):

"vyhledá řádění, který bude třeba vyprovázet"

2) plně asociativní cache

↪ neznačíme (často)

## Příklad pole (příklad)



1) L1 model: zavouzení, stačí 1 řádění (blok)

$$\Rightarrow \text{L1-stabilita} = \lceil N/B \rceil \leq N/B + 1$$

2) cache-aware: zavouzení (známe B)

$$\Rightarrow \text{L1-stabilita} = \# \text{čtení OPT} \leq \# \text{čtení při strategii} \leq N/B + 1$$


3) cache-oblivious: nemáme zavouzení

$$\Rightarrow 1 \text{ čtení navíc} \leq N/B + 2$$


$\Rightarrow$  ve všech modelech  $O(N/B + 1)$  přenosů

↪ kde vynechat

# Merge sort



1 merge: 3x průchody pole  
stačí **3** válečky  
čas  $O(n_1 + n_2)$ , I/O složitost  $O((n_1 + n_2) / B + 1)$



1 fáze:  $O(N)$  čas  
 $O(N / B + 1)$  I/O složitost  
pouze pro jeden poslední blok

2 pole: vstupní / výstupní


→ Merge sort v čase  $O(N \log N)$  a I/O složitosti  $O(N / B \log N + \log N)$

pro  $N \geq B$  ...  $O(N / B + 1) = O(N / B)$   
 **$N < B$**  ... celý pole v 1 bloku

}  $\xrightarrow{\text{stačí}} \uparrow$

Jak využít "větší" část cache?

k-ary merge sort



potřebujeme  $\lceil \log_k N \rceil$  fází =  $\lceil \log N / \log k \rceil$

minimum z k prvků (haldy) =  $\Theta(\log k)$  ús

1 fáze ... v čase  $O(N \log k)$

celkem ... v čase  $O(N \log k \cdot \log N / \log k) = O(N \log N)$

I/O složitost: (dostatečně velká cache)

1 merge:  $O(N/B + 1)$  přenosů

1 přidání:  $O(N/B + 1)$  přenosů po sobě jdoucí byly jsou uloženy na sobě

celkem:  $O(N/B \log N / \log k + 1)$  pro  $N < B$  stačí  $O(1)$

$k+1$  dílků pro skvělení +  $k-1$  dílků pro haldy  $\Rightarrow M \geq 2Bk$

1) I/O model + cache-aware: 2601  $k = \lfloor M / 2B \rfloor$

$\Rightarrow \Theta(N/B \frac{\log N}{\log M/B} + 1)$  I/O složitost (optimální)

2) v cache-oblivious modelu celkem (funnel sort '99)